IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of: Gang WANG et al. Group Art Unit: Not Yet Assigned

Serial No.: Not Yet Assigned Examiner: Not Yet Assigned

Filed: September 22, 2003

SEMICONDUCTOR LIGHT-RECEIVING DEVICE For:

CLAIM FOR PRIORITY UNDER 35 U.S.C. 119

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing date of the following prior foreign application is hereby requested for the above-identified application, and the priority provided in 35 U.S.C. 119 is hereby claimed:

Japanese Appln. No. 2002-274304, filed September 20, 2002

In support of this claim, the requisite certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the applicants have complied with the requirements of 35 U.S.C. 119 and that the Patent and Trademark Office kindly acknowledge receipt of said certified copy.

In the event that any fees are due in connection with this paper, please charge our Deposit Account No. <u>01-2340</u>.

Respectfully submitted,

ARMSTRONG, WESTERMAN & HATTORI, LLP

Mel R. Quintos Attorney for Applicants

Reg. No. 31,898

MRQ/jaz Atty. Docket No. 031185 Suite 1000 1725 K Street, N.W. Washington, D.C. 20006 (202) 659-2930

23850

PATENT TRADEMARK OFFICE

Date: September 22, 2003

PATENT OFFICE JAPANESE GOVERNMENT

This is to certify that the annexed is a true copy of the following application as filed with this office.

Date of Application:

September 20, 2002

Application Number:

Japanese Patent Application

No. 2002-274304 [JP2002-274304]

Applicant(s):

FUJITSU QUANTUM DEVICES LIMITED

June 13, 2003

Commissioner,

Japan Patent Office

Shinichiro Ohta

(Seal)

Certificate No. 2003-3045308

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 9月20日

出 願 番 号

Application Number:

特願2002-274304

[ST.10/C]:

[JP2002-274304]

出 願 人 Applicant(s):

富士通カンタムデバイス株式会社

2003年 6月13日

特許庁長官 Commissioner, Japan Patent Office



特2002-274304

【書類名】 特許願

【整理番号】 0200064

【提出日】 平成14年 9月20日

【あて先】 特許庁長官 太田 信一郎 殿

【国際特許分類】 H01L 31/10

【発明の名称】 半導体受光装置

【請求項の数】 21

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 王 鋼

【発明者】

【住所又は居所】 山梨県中巨摩郡昭和町大字紙漉阿原1000番地 富士

通カンタムデバイス株式会社内

【氏名】 米田 昌博

【特許出願人】

【識別番号】 000154325

【氏名又は名称】 富士通カンタムデバイス株式会社

【代理人】

【識別番号】 100087480

【弁理士】

【氏名又は名称】 片山 修平

【電話番号】 043-351-2361

【手数料の表示】

【予納台帳番号】 153948

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 0203504

【プルーフの要否】 要 【書類名】 明細書

【発明の名称】 半導体受光装置

【特許請求の範囲】

【請求項1】 第1主面と該第1主面と対向する第2主面とを備えた基板と

前記基板の第1主面側に形成され、少なくとも1つの第1導電型の半導体層を含む第1の半導体層と、

前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、

前記光吸収層上に形成され、少なくとも1つの第2導電型の半導体層を含む第2の半導体層と、

前記第1の半導体層に電気的に接続され第1の電位を印加する第1の電極部と

前記第2の半導体層に電気的に接続され第2の電位を印加する第2の電極部と

前記基板の第1主面と前記第1の半導体層との間に介在する第2導電型の第3 の半導体層とを有する半導体受光装置。

【請求項2】 前記第1の半導体層と前記第3の半導体層とのpn接合により形成されたコンデンサを含む請求項1に記載の半導体受光装置。

【請求項3】 前記コンデンサは、前記第1の半導体層と前記第3の半導体層とのpn接合により形成される空乏層領域を含む請求項2に記載の半導体受光装置。

【請求項4】 前記半導体受光装置は、さらに第1導電型の第4の半導体層を含み、前記第3の半導体層は前記第1の半導体層と前記第4の半導体層との間に介在する請求項1または2に記載の半導体受光装置。

【請求項5】 第1主面と該第1主面と対向する第2主面とを備えた半導体 基板と、

前記半導体基板の第1主面側に形成され、少なくとも1つの第1導電型の第1 の半導体層と、 前記第1の半導体層上に形成され入射する光に応じてキャリアを生成する光吸 収層と、

前記光吸収層上に形成され、少なくとも1つの第2導電型の半導体層を含む第 2の半導体層と、

前記第1の半導体層に電気的に接続され第1の電位を印加する第1の電極部と

前記第2の半導体層に電気的に接続され第2の電位を印加する第2の電極部と

前記半導体基板の第1主面と前記第1の半導体層との間に介在する誘電材料により形成される容量素子とを有する半導体受光装置。

【請求項6】 前記誘電材料により形成される容量素子は、第1導電型の1 対の半導体層の間に介在する高抵抗半導体層を含む請求項5に記載の半導体受光 装置。

【請求項7】 前記半導体基板の第2主面側に前記第2の電位と同電位が供給される請求項5に記載の半導体受光装置。

【請求項8】 前記コンデンサまたは前記容量素子は、前記吸収層によってキャリアが生成されたときに、前記第1の半導体層と前記第2の半導体層の間を流れる電流をバイパスするバイパスコンデンサとして機能する請求項1、2または5に記載の半導体受光装置。

【請求項9】 第1主面と該第1主面と対向する第2主面とを備えた基板と

前記基板の第1主面側に形成され、少なくとも1つの第1導電型の半導体層を含む第1の半導体層と、

前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、

前記光吸収層上に形成され、少なくとも1つの第2導電型の半導体層を含む第2の半導体層と、

前記第1の半導体層に第1の電位を印加する第1の電極部と、

前記第2の半導体層に第2の電位を印加する第2の電極部と、

前記基板の第2主面側に形成され基準電位が供給される金属層と、

前記金属層と前記基板の第2主面間に介在する誘電体層とを含む、半導体受光 装置。

【請求項10】 前記半導体受光装置は、前記基板を実装するモジュールを含み、前記金属層は前記モジュールに電気的に接続されて前記基準電位を供給される請求項9に記載の半導体受光装置。

【請求項11】 前記第1の半導体層は、前記第1の電極部に接続される高不純物濃度のコンタクト層を含む請求項1、5または9のいずれか一項記載の半導体受光装置。

【請求項12】 前記第2の半導体層は、前記第2の電極部に接続される高不純物濃度のコンタクト層を含む請求項1、5または9のいずれか一項記載の半導体受光装置。

【請求項13】 前記第1の半導体層は、低不純物濃度のバッファ層を含む 請求項1、5または9のいずれか一項記載の半導体受光装置。

【請求項14】 前記第2の半導体層は、禁止帯幅が徐々に傾斜するように 複数の半導体層が積層されたグレーデッド層を含む請求項1、5または9のいず れか一項記載の半導体受光装置。

【請求項15】 少なくとも前記光吸収層及び前記第2の半導体層がメサ構造を有し、前記メサ構造によって露出した前記光吸収層の側面から光が入射する請求項1、5または9のいずれか一項記載の半導体受光装置。

【請求項16】 前記メサ構造の側部に配置され、前記光吸収層に光を入射 させるための光導波路を有する請求項15に記載の半導体受光装置。

【請求項17】 前記メサ構造の底部において前記第1の半導体層の表面が露出し、該露出した表面に前記第1の電極が形成され、前記メサ構造の第2の半導体層上に第2の電極が形成される請求項15に記載の半導体受光装置。

【請求項18】 前記半導体受光装置は、アバランシェダイオードを含む請求項1ないし17のいずれか一項記載の半導体受光装置。

【請求項19】 前記第1の半導体層はn型のInP層を含み、前記第2の 半導体層はp型のInP層を含む請求項1ないし18のいずれか一項記載の半導 体受光装置。

【請求項20】 前記光吸収層は、InGaAs層である請求項1、5または9のいずれか一項記載の半導体受光装置。

【請求項21】 前記第3の半導体層は、p型のInP層であり、不純物濃度が 1×10^{16} c m $^{-3}$ 以下である請求項1 に記載の半導体受光装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体受光装置に関し、特に高速動作が可能で大容量光ファイバの 通信システムに使用可能なPIN型フォトダイオードに関する。

[0002]

【従来の技術】

近年、光通信システムの大容量化に伴い、数10Gbps(例えば40Gbps)又はこれを超える速度の伝送システムが開発されている。このような大容量 伝送システムで使用される半導体受光素子は、40GHz以上の高速動作をする ことが必要とされているため、従来のものよりも高性能かつ高信頼性を有していなければならない。

[0003]

図7は、特許文献1に開示されたテーパ光導波路構造を集積したPIN型フォトダイオードの構成例を示す斜視図であり、図中のA部は、フォトダイオードの受光部の拡大断面図である。同図に示すように、フォトダイオード100は、半絶縁性のInP基板101上にテーパ光導波路構造102を受光素子103の側部に結合させている。テーパ光導波路構造102は、光ファイバからの光をスポットサイズに変換し、これを受光素子103の光吸収層104の側面から入射させている。

[0004]

p側の電極パッド105は、基板101上に絶縁膜を介して所定形状に形成され、他方、n側の電極パッド106もp側電極パッド105と同一平面に形成されている。このため、フォトダイオード100は、コプレーナストリップライン

構造の基板と直接接続することが可能となっている。受光素子103の頂部には P電極107が形成され、P電極107はエアーブリッジ107aによってp側 電極パッド105と接続される。

[0005]

n電極108は、受光素子103をメサ構造にエッチング形成することにより露出したn型の半導体層109の表面に形成される。n電極108は、半導体層109上を延在するn側電極パッド106と接続される。n側電極パッド106は比較的大きな面積を有している。これは、後述するバイパスコンデンサとの接続領域を確保し、高周波動作時にn電極108を確実に接地電位にするためである。

[0006]

数10GHz(例えば、40GHz前後)以上の高速動作の実現にあたり従来のチップよりもPIN接合面積を極めて小さい(例えば容量では数10fF以下)フォトダイオードでは、僅かなノイズパスルが印加されただけでも電極間に大きな電圧が印加され、素子が劣化されてしまうおそれがある。そのため、通常の光受信モジュールでは、図8に示すように、フォトダイオードチップ110と受信信号を増幅する増幅回路(プリアンプ)111とを実装するときに、フォトダイオード100のn側電極パッド106の近傍には大きなバイパスコンデンサ112を設ける必要があった。

[0007]

光受信モジュール内において、フォトダイオード100のチップ110がサブキャリア上にAuSn(銀ペースト)により口ウ付けされ、これによってチップ110の裏面の金属層が接地電位に接続される。フォトダイオードのn側電極パッド106は、バイパスコンデンサ112の上部電極112aに配線113により電気的に接続され、さらに上部電極112aが配線114により直流バイアス電源115の正電位側に接続される。また、バイパスコンデンサ112の下部電極は接地電位に接続されている。フォトダイオードのp側電極パッド105は、プリアンプ111の入力端子111aを介して接地電位に接続される。

[0008]

【特許文献1】

特開2001-127333号公報

[0009]

【発明が解決しようとする課題】

しかしながら、上記従来の半導体受光装置には次のような課題があった。光受信モジュール内においてフォトダイオードチップ110とバイパスコンデンサ112とを平面的に配置させているために広い面積を必要としている。またバイパスコンデンサ112は、フォトダイオードチップ110の少なくとも数倍の平面的な大きさを有し、必要に応じてそのようなバイパスコンデンサを複数接続することがある。このため、光受信モジュールを小型化することが困難であるとともに製造工程も簡略化することが難しかった。

[0010]

さらに、このような大きな面積を有する上部電極112aとフォトダイオード 100のn側電極パッド106とに接続するためには、多数の配線113を必要 とする。このため、多数の配線113によるインダクタンス成分(L成分)が非 常に大きくなってしまい、これが高速動作の妨げとなっていた。

[0011]

さらに、フォトダイオードのp側電極パッド105とチップ裏面(金属層)とが同電位である接地電位に接続されているため、n側電極106とチップ裏面(金属層)との間にリークパスが形成されてしまい、その結果、チップ単体ではリーク電流が十分低いにもかかわらず、実装後にモジュールに流れるリーク電流が急増してしまうという課題があった。

[0012]

そこで本発明は上記従来の技術を解決し、小型化が可能で、高速動作に優れた 半導体受光装置を提供することを目的とする。

[0013]

また、本発明の他の目的は、モジュールに実装してもリーク電流が抑制された 半導体受光装置を提供する。

[0014]

【課題を解決するための手段】

請求項1に記載の半導体受光装置は、第1主面と該第1主面と対向する第2主面とを備えた基板と、前記基板の第1主面側に形成され少なくとも1つの第1導電型の半導体層を含む第1の半導体層と、前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、前記光吸収層上に形成され少なくとも1つの第2導電型の半導体層を含む第2の半導体層と、前記第1の半導体層に電気的に接続され第1の電位を印加する第1の電極部と、前記第2の半導体層に電気的に接続され第2の電位を印加する第2の電極部と、前記基板の第1主面と前記第1の半導体層との間に介在する少なくとも一つの第2導電型の第3の半導体層とを有する。

[0015]

請求項1に記載の半導体受光装置では、基板の第1主面と第1の半導体層との間に少なくとも一つの第2導電型の第3の半導体層を設けたことにより、第3の半導体層は第1の半導体層と異なる導電型であるため、第1の電極部と基板間の電流通路の形成を妨げ、光吸収層において発生したキャリアが第1の半導体層から基板へ移動するのを抑制する。その結果、受光時における第1の半導体層と第2の半導体層との間を流れる電流が基板側へリークしたり、あるいは暗電流が流れることを効果的に抑制することができ、第1の電極部、第2の電極部から受光量に応じた電流を正確に検出することができる。

[0016]

請求項1の構成は、請求項2に記載のように、前記第1の半導体層と前記第3の半導体層とのpn接合によりコンデンサを形成したことに相当する。半導体受光装置の基板あるいはチップ上に直接コンデンサを設けることにより、従来必要であった半導体受光装置に外付けされるバイパスコンデンサあるいはチップコンデンサを削減することができ、半導体受光装置の小型化を図ることができる。さらに、外付けのバイパスコンデンサの数が減少することにより、外付けのコンデンサと半導体受光装置の電極とを電気的に接続するワイヤボンデイング等の配線数を削減することができ、これによって、配線によるインダクタンス成分を減少させることができ、その結果、半導体受光装置の応答速度を高速化することができ

きる。

[0017]

請求項3に記載のように、コンデンサは、前記第1の半導体層と前記第3の半導体層間のpn接合により形成された空乏領域を含む。

[0018]

請求項4に記載のように、好ましくは、前記半導体受光装置は、さらに第1導電型の第4の半導体層を含み、前記第3の半導体層は前記第1の半導体層と前記第4の半導体層との間に介在するようにしてもよい。このような構成では、npnあるいはpnp型の多層バッファ構造(例えば、バイパスダイオード)が形成される。これによって、第1の半導体層に接続された第1の電極部と基板間の電流リーク通路を無くし、従来のようにモジュール実装時のリーク電流を低減することができる。さらに、そのような多層バッファ構造によりpn接合により形成される容量によってバイパスコンデンサとしても機能させることもできる。

[0019]

請求項5に記載の半導体受光装置は、第1主面と該第1主面と対向する第2主面とを備えた基板と、前記基板の第1主面側に形成され少なくとも1つの第1導電型の半導体層を含む第1の半導体層と、前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、前記光吸収層上に形成され少なくとも1つの第2導電型の半導体層を含む第2の半導体層と、前記第1の半導体層に電気的に接続され第1の電位を印加する第1の電極部と、前記第2の半導体層に電気的に接続され第2の電位を印加する第2の電極部と、前記基板の第1主面と前記第1の半導体層との間に介在する誘電材料による容量素子とを有する。

[0020]

請求項5に記載の半導体受光装置では、基板の第1主面と第1の半導体層との間に誘電材料による容量素子を設けるようにしたので、少なくともこれによって従来必要であった外付けのコンデンサの大きさあるいは数を削減することができ、半導体受光装置のパッケージあるいはモジュールを小型化することができる。同時に、外付けのコンデンサが削減されれば、それに伴う配線数を削減することができ、これによって配線によるインタクタンス成分も低減され、高周波特性に

優れた半導体受光装置を提供することができる。

[0021]

請求項6に記載のように前記容量素子は、p型半導体層とn型半導体層とのpn接合により形成される容量を含むものであってもよい。あるいは、請求項7に記載のように前記容量素子は、第1導電型の1対の半導体層の間に介在する高抵抗半導体層あるいは半導体絶縁層を含むものであってもよい。

[0022]

請求項7に記載のように、前記半導体基板の第2主面側に第2の電位と同電位 が供給される。第2の電位は、例えば接地電位である。また、請求項8に記載の ように、前記コンデンサまたは前記容量素子は、前記第1の半導体層と前記第2 の半導体層の間を流れる電流をバイパスするバイパスコンデンサとして機能する

[0023]

請求項9に記載の半導体受光装置は、第1主面と該第1主面と対向する第2主面とを備えた基板と、前記基板の第1主面側に形成され少なくとも1つの第1導電型の半導体層を含む第1の半導体層と、前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層と、前記光吸収層上に形成され少なくとも1つの第2導電型の半導体層を含む第2の半導体層と、前記第1の半導体層に第1の電位を印加する第1の電極部と、前記第2の半導体層に第2の電位を印加する第2の電極部と、前記基板の第2主面側に形成され基準電位が供給される金属層と、前記金属層と前記基板の第2主面間に介在する誘電体層とを含むものである。

[0024]

請求項9に記載の半導体受光装置では、基板の第2主面と金属層との間に誘電体層を介在させ、そこにコンデンサを形成することで、半導体受光装置の外付けのコンデンサの大きさまたは数の削減を図るものである。さらに、基板の第2主面、好ましくは基板の裏面にコンデンサを形成する構成であるため、誘電体層または絶縁層は必ずしも半導体物質に限らず、これ以外の他の好ましい誘電物質あるいは絶縁物質を用いることも可能である。

[0025]

請求項10に記載のように、前記半導体受光装置は、前記基板を実装するモジュールを含み、前記金属層は前記モジュールに電気的に接続されて基準電位を供給されるものであってもよい。

[0026]

請求項11に記載のように、前記第1の半導体層は、前記第1の電極部に接続 される高不純物濃度のコンタクト層を含むものであってもよい。また、請求項1 2に記載のように、前記第2の半導体層は、前記第2の電極部に接続される高不 純物濃度のコンタクト層を含むものであってもよい。コンタクト層は、好ましく は第1、第2の金属部とオーミック接続する程度の不純物濃度を有する。

[0027]

請求項13に記載のように、前記第1の半導体層は低濃度のバッファ層を含む ものであってもよい。また、請求項14に記載のように、前記第2の半導体層は 、禁止帯幅が徐々に傾斜する複数の半導体層を積層したグレーデッド層を含むも のであってもよい。

[0028]

請求項15に記載のように、少なくとも前記光吸収層及び前記第2の半導体層がメサ構造を有し、前記メサ構造によって露出した前記光吸収層の側面から光が入射するものであってもよい。即ち、端面入射型の半導体受光装置であることが望ましいが、必ずしも端面入射型に限らず、基板の上面あるいは基板の下面から光が入射するタイプの半導体受光装置に適用することも可能である。

[0029]

請求項16に記載のように、前記メサ構造の側部に前記光吸収層に光を入射させるための光導波路が配置されるようにしてもよい。また、光導波路は半導体層を含み、これらが同一基板上に形成されるようにしてもよい。

[0030]

. 請求項17に記載のように、前記メサ構造の底部において前記第1の半導体層の表面が露出し、該露出した表面に前記第1の電極が形成され、前記メサ構造の第2の半導体層上に第2の電極が形成されるものであってもよい。

[0031]

請求項18に記載のように、前記半導体受光装置は、アバランシェダイオードを含むものであってもよい。さらには、半導体受光装置は、フォトトランジスタを含むものであってもよい。

[0032]

請求項19ないし21に記載のように、好ましくは前記第1の半導体層はn型のInP層を含み、前記第2の半導体層はp型のInP層を含み、第3の半導体層はp型のInP層(好ましくは不純物濃度が 1×10^{16} cm $^{-3}$ 以下)を含み、記光吸収層は、好ましくはInGaAs層である。但し、これ以外のIII0

[0033]

【発明の実施の形態】

次に本発明の実施の形態について図を参照して説明する。

図1は本発明の第1の実施の形態に係るPIN型フォトダイオードの断面を示す 図である。本実施の形態によるPIN型フォトダイオード10は、半導体基板31上に npn型バイパスダイオード20を集積したものである。同図において、InPからなる半導体基板31上には、n⁺型のInP層32、p⁻型のInP層33(好ましくは不純物濃度が1×10¹⁶cm⁻³以下)、n⁺型のInP層33(好ましくは不純物濃度が1×10¹⁶cm⁻³以下)、n⁺型のInP層からなるコンタクト層34、n⁻型のInPからなる低濃度バッファ層35、ノンドープのInGaAs光吸収層36、p⁻型のInGaAsP層からなるグレーデッド層37、38、p⁺型のInP層39、及びp⁺型のInGaAsP層からなるコンタクト層40が積層される。npn型バイパスダイオード20は、n型のInP層32、p型のInP層33及びn型のInPのコンタクト層34から構成される。

[0034]

コンタクト層34には、Au/Geの2層金属からなるn側電極41がオーミック接続され、コンタクト層40には、Au/Znの2層金属からなるp側電極42がオーミック接続される。また、基板1の裏面には、Ti/Pt/Au層若しくはTiW/Au層からなるコンタクトメタル層43が形成される。

[0035]

n側電極41は正電位とし、p側電極42は負電位とする。また、コンタクトメタル43は接地電位とする。これによって、受光部である光吸収層36を挟むp側の各半導体層37、38、39及び40とn側の各半導体層34、35には逆バイアス電圧が印加される。npn型バイパスダイオード20にも逆バイアスが印加され、コンタクト層34と半導体層33とのpn接合面に空乏層あるいは空乏領域が形成される。この空乏領域はコンデンサとして機能する。npn接合の容量は、比誘電率 ε で空乏層の厚さdの絶縁物が挿入された平行平板電極による容量に等しい。空乏化された p InP層33の厚さは、0.5 μ m、チップ面積は500×600 μ m 2 として、バイパスダイオード20の容量は10 p Fである。この程度の容量が集積されれば、フォトダイオードのバイパスコンデンサとして十分に機能しえる大きさであり、必ずしも外付けのバイパスコンデンサとして十分に機能しえる大きさであり、必ずしも外付けのバイパスコンデンサの併用を妨げるものではない。

[0036]

半導体基板31上にはメサ構造46の受光部が形成される。メサ構造46は、コンタクト40からバッファ層35に至るまでの半導体層をエッチングすることによって得られ、同時にこのエッチングによりコンタクト層34の表面の一部が露出し、コンタクト層34上にn側電極41が形成されている。npn型のバイパスダイオード20は、メサ構造46に形成されるのではなく、メサ構造46と基板1との間に形成されるため、上述したようにバイパスダイオード20のpn接合面の面積を比較的大きくすることができ、これによってコンデンサのキャパシタンスも大きくすることができる。

[0037]

メサ構造46の形成により光吸収層36の側面36aが露出し、ここでは図示しないが、光導波路が半導体基板31上のメサ構造46の側部に配される。光導波路は、光吸収層36の側面36aに接続され、光導波路によってガイドされた光が側面36aから光吸収層36に入射される。

[0038]

図6は、図1に示すPIN型フォトダイオードを含むモジュール内の等価回路を示す図である。上述したように、PIN型フォトダイオード10は、半導体基板31上にバイパスダイオード20を集積し、これが1つのチップあるいは素子10aを構成する。フォトダイオード10およびnpn型のバイパスダイオード20のカソードは、負荷乙Lを介して接地電位45に接続される。好ましくは、チップ10aを実装するモジュールあるいはケース本体が接地され、これにカソードを接続する。フォトダイオード10およびバイパスダイオード20のアノードは負荷Rbを介して直流電源44の正電位に接続され、バイパスダイオード20はフォトダイオード10と並列に接続される。

[0039]

次にPIN型フォトダイオードの動作について説明する。動作時には、フォトダイオード10のn側電極41とp側電極42間には逆バイアスが印加される。 光導波路からの光が光吸収層36の側面36aから入射されると、光吸収層36 内に電子及び正孔のキャリアが発生し、これらのキャリアが光吸収層36の厚さ方向に移動する。電子はバッファ層35およびコンタクト層34を介してn側電極41に到達し、正孔はp側の半導体層37、38、39、40を介してp側電極42に到達し、入射光に応じた電流がn側電極41及びp側電極42から検知される。

[0040]

このとき、npn型のバイパスダイオード20を構成するコンタクト層34とp型InP層33には逆バイアスが印加されてこの接合面にコンデンサとして機能する空乏領域が形成されている。npnバイパスダイオード20はフォトダイオード10と並列に接続されているため、このコンデンサはバイパスコンデンサとして機能する。さらに、n側電極41とコンタクトメタル層43との間に逆バイアスされたpn接合があるため、n側電極41とコンタクトメタル層43間のリークパスが阻止され、光吸収層36によって生成された電流が半導体基板31を介してコンタクトメタル層43へ流れる、いわゆる暗電流を効果的に抑制することができる。

[0041]

このように、モノリシック基板上にバイパスダイオード20を積層させたことにより、少なからずPIN型フォトダイオード10に外付けされるバイパスコンデンサの大きさあるいは数を減少させることができる。これによってフォトダイオードを実装するモジュール本体あるいはケース本体を小型化することができる。勿論、外付けのバイパスコンデンサを用いることなくバイパスダイオード20によって全ての機能を代用するものであってもよい。さらに、外付けのバイパスコンデンサの大きさまたは数が減少されれば、これに要する配線数も減少させることができ、配線によるインダクタンス成分を減らすことで、周波数応答特性を改善することができる。好ましくは、35~40GHz以上で高速動作可能であることが望ましい。

[0042]

次に本発明の第2の実施の形態に係るPIN型フォトダイオード11を図2に示す。図2は、図1と同様にフォトダイオードの断面を示す図である。第2の実施の形態のフォトダイオード11は、第1の実施の形態におけるn型のInP層32を除去し、基板31上にp型のInP層33を形成するものであり、それ以外の構成は第1の実施の形態のものと同じである。

[0043]

半導体基板31上には、p型のInP層33とn型のコンタクト層34とが形成される。n側電極41に正電位を供給し、コンタクトメタル層43を接地電位とすることで、InP層33とコンタクト層34とのpn接合には逆バイアス電圧が印加され、pn接合面の空乏領域によりコンデンサ21を得るものである。コンデンサ21の基本的動作は、第1の実施の形態のバイパスダイオード20のときと同様である。

[0044]

図3に本発明の第3の実施の形態に係るPIN型フォトダイオード12の断面 図を示す。本実施の形態では、上述したようなpn接合を利用したコンデンサ2 1を集積するのではなく、1対の導電層の間に誘電物質を介在させた容量素子2 2を得るものである。半導体基板31上にn型のInP層32を形成し、その上 に例えば半導体絶縁膜あるいは半導体高抵抗層等の誘電体層61を形成し、さら に誘電体層 6 1 上に n 型のコンタクト 3 4 を積層し、コンデンサ 2 2 を形成する。このようなコンデンサ 2 2 は、フォトダイオード 1 2 のバイパスコンデンサとして機能するとともに、受光時における暗電流が半導体基板 3 1 側に流れるのを抑制する。

[0045]

図4に本発明の第4の実施の形態に係るPIN型フォトダイオード13の断面図を示す。本実施の形態では、半導体基板31上にコンデンサを形成するのではなく、基板の下面側にコンデンサを形成するものである。半導体基板31の下面に誘電物質71を形成し、誘電物質71の下面にコンタクトメタル層43を形成し、コンデンサ23を得るものである。半導体基板31の下面に形成される誘電物質は必ずしも半導体層や半導体高抵抗層に限らず、他のSiO2、SiNx、セラミックなどの絶縁薄膜であってもよい。

[0046]

次に本発明の第5の実施の形態について説明する。図5は第5の実施の形態に係るアバランシェフォトダイオードの構成を示す断面図である。アバランシェフォトダイオードは、光の入射によって発生する電子・正孔のキャリアをなだれ増倍させ、光の入射に対する応答性を高速にするものである。図5に示すように、グレーデッド層38上になだれ増倍のためのn+型のInP51およびi型またはn型のInP倍増層52を形成する。npn型のバイパスダイオード20は、第1の実施の態様のときと同一構成である。勿論、バイパスダイオード20を、第2ないし第4の実施の態様で用いた容量素子あるいはコンデンサに置き変えることも可能である。

[0047]

以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

[0048]

例えば、上記実施の態様では光吸収層36をノンドープのInGaAs層を用いたが、これに限らずp型あるいはn型であってもよい。さらに半導体受光装置

は、メサ構造の側部あるいは端面から光が入射される端面型を例示してが、これに限らず、メサ構造の頂部または基板の裏面側から光を入射させる受光装置にも適用することが可能である。さらに、光吸収層36の上下に積層されるp型およびn型の半導体層数およびその組成は、上記実施の態様に限定されることなく、本発明の主旨に反しない範囲で適宜変更可能である。

[0049]

【発明の効果】

本発明によれば、半導体受光装置の基板上にpn接合によるコンデンサが形成されるように半導体層を集積することとしたため、従来のような半導体受光装置に外付けされるバイパスコンデンサを小型化又は削減(数の削減、完全な除去を含む)することができる。これによって、半導体受光装置の小型化を図ることが可能となる。同時に、外付けのバイパスコンデンサの小型化もしくは削減により、そのような外付けのバイパスコンデンサに接続される配線数を削減でき、配線によるL成分の減少で高速応答性を改善することも可能となる。さらに、基板上にそのようなバイパスコンデンサを集積することで、基板の裏面(第2主面側)の電流リークを効率よく阻止することができる。

【図面の簡単な説明】

- 【図1】 本発明の第1の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図2】 本発明の第2の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図3】 本発明の第3の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図4】 本発明の第4の実施の形態に係るPIN型フォトダイオードの断面図である。
- 【図5】 本発明の第5の実施の形態に係るアバランシェ型フォトダイオードの断面図である。
- 【図6】 図1に示すPIN型フォトダイオードを含むモジュール内の等価 回路である。

特2002-274304

- 【図7】 従来の半導体受光装置の一構成例を示す斜視図である。
- 【図8】 従来の光受信モジュールにおける半導体受光装置の実装状態を示す模式的な平面図である。

【符号の説明】

10、11、12、13:PIN型フォトダイオード

14:アバランシェフォトダイオード

20:npn型バイパスダイオード

21、22、23:コンデンサ

31:半導体基板

32:n⁺InP層

33:p-InP層

34:n⁺コンタクト層

35:低濃度バッファ層

36:光吸収層

39:p⁺InP層


40:p⁺コンタクト層

41:n側電極


42:p側電極

【書類名】 図面


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】











、【課題】 小型化が可能で、高速動作に優れた半導体受光装置を提供する。

【解決手段】 PIN型フォトダイオード10は、半導体基板31と、半導体基板31上に形成された第1導電型の第1の半導体層(34、35)と、前記第1の半導体層上に形成され入射した光に応じてキャリアを生成する光吸収層36と、前記光吸収層36上に形成された第2導電型の第2の半導体層(37、38、39、40)と、前記第1の半導体層に第1の電位を印加する第1の電極部(41)と、前記第2の半導体層に第2の電位を印加する第2の電極部(42)と、前記基板の第1主面と前記第1の半導体層との間に介在する少なくとも一つの第2導電型の第3の半導体層(33)とを有する。

【選択図】 図1



出願人履歴情報

識別番号

[000154325]

1. 変更年月日 1992年 4月 6日

[変更理由] 名称変更

住 所 山梨県中巨摩郡昭和町大字紙漉阿原1000番地

氏 名 富士通力ンタムデバイス株式会社